Aplikasi Sederhana Lampu Lalu Lintas

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

5. Video

6. Link Download

RANGKAIAN APLIKASI SEDERHANA (LAMPU LALU LINTAS)

1. Tujuan [back]

- Mengetahui bentuk rangkaian aplikasi sederhana flip-flop
-Memahami prinsip kerja rangkaian aplikasi sederhana flip flop

2. Alat dan Bahan [back]

Gerbang AND
DT Flip-flop
Clock
Traffic Lights

3. Dasar Teori [back]

• Gerbang AND

Apabila semua / salah satu input merupakan bilangan biner (berlogika) 0, maka output akan menjadi 0. Sedangkan jika semua input adalah bilangan biner (berlogika) 1, maka output akan berlogika 1.

• DT Flip-Flop

Data flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering juga disebut dengan istilah D-FF sehingga lebih mudah dalampenyebutannya. Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi 1 buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter) dari input S ke input R pada RS flip-flop seperti telihat pada gambar dasar D flip-flop berikut.

Pada gambar diatas input Set (S) dihubungkan ke input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan baru yang diberi nama input Data (D). Dengan kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control berupa enable/clock seperti ditunjukan pada gambar berikut.

Prinsip kerja dari rangkaian Data flip-flop dengan clock diatas adalahsebagai berikut. Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”. Kemudian Pada saat input Clock berlogika rendah maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit. Untuk lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.

• Clock

Untuk menampilkan hasil dari rangkaian

• Traffic Lights

4. Percobaan [back]
Rangkaian 1

1. Susun rangkaian seperti pada gambar

     2.Setelah itu tekan Run

Prinsip Kerja:

Ketika clock belum diberikan, maka input pada clock U1 adalah '0' dan D pada mulanya berlogika '1', maka Q U1 berlogika '0' (menahan kondisi terakhir) sehingga lampu kuning mati. Output dari Q' U1 adalah '1' dan kemudian masuk kaki AND U3 dan Clock. Keadaan D U2 pada mulanya adalah '1' sehingga output pada Q U2 adalah '0' dan masuk ke U3 AND. Logika '1' dan '0' pada gerbang AND U3 menghasilkan output '0' sehingga lampu hijau mati. Output dari Q' U2 yang berlogika '1' kemudian masuk ke  lampu merah sehingga lampu merah menyala

Prinsip Kerja:

Saat diberikan clock pertama,maka input pada clock U1 adalah '1' dan D pada mulanya berlogika '0', maka Q U1 berlogika '1' sehingga lampu kuning hidup. Output dari Q' U1 adalah '0' dan kemudian masuk kaki AND U3 dan Clock. Keadaan D U2 pada mulanya adalah '1' sehingga output pada Q U2 adalah '0' dan masuk ke U3 AND. Logika '0' dan '0' pada gerbang AND U3 menghasilkan output '0' sehingga lampu hijau mati. Output dari Q' U2 yang berlogika '1' kemudian masuk ke  lampu merah sehingga lampu merah menyala.

 Prinsip Kerja:
Saat diberikan clock kedua,maka input pada clock U1 adalah '1' dan D berlogika '1', maka Q U1 berlogika '0' sehingga lampu kuning mati. Output dari Q' U1 adalah '1' dan kemudian masuk kaki AND U3 dan Clock. Keadaan D U2 adalah '0' sehingga output pada Q U2 adalah '1' dan masuk ke U3 AND. Logika '1' dan '1' pada gerbang AND U3 menghasilkan output '1' sehingga lampu hijau hidup. Output dari Q' U2 yang berlogika '0' kemudian masuk ke  lampu merah sehingga lampu merah mati.

5. Video [back]

6. Link Download [back]
Materi - Download
Datasheet DTFF - Download
Datasheet AND 7408 - Download
File Html - Download
File Rangkaian Simulasi - Download
Video Rangkaian Simulasi - Download