Tugas Pendahuluan Modul 3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Tutorial

4. Prinsip Kerja Rangkaian

5. Link Download

1. Kondisi [back]

Kondisi yang digunakan pada Tugas Pendahuluan ini adalah Percobaan 3 kondisi 7 yaitu mengganti kapasitor 100nF dengan kapasitor 10nF, lalu sinyal keluarannya diamati pada kedua ujung kaki resistor 100k tersebut dengan memggunakan osiloskop  
Kondisi awal :

2. Gambar Rangkaian Simulasi [back]
Susun rangkaian seperti berikut

Setelah di Run:

hasil pengukuran oleh osiloskop

3. Video Tutorial [back]

4. Prinsip Kerja Rangkaian [back] 

Rangkaian tersebut merupakan rangkaian clamper. Rangkaian Clamper adalah rangkaian diode yang berfungsi “menjepit” atau menggeser sinyal pada suatu level tegangan DC tertentu. Rangkaian ini terdiri dari sebuah diode,kapasitor dan elemen resistif. Besar nilai R dan C haruslah dipilih sedemikian sehingga konstanta waktu RC cukup besar untuk menjamin bahwa tegangan pada kapasitor tidak turun secara signifikan selama diode tidak menghantarkan. Ada beberapa tipe clamper positif, clamper negative, dan clamper berpanjar. 

Pada gambar diatas merupakan  rangkaian clamper negatif. Sumber yang digunakan merupakan sumber AC dimana ada 2 kondisi, ketika ia bernilai positif dan ketika bernilai negatif. Saat tegangan yang masuk bernilai positif, maka arus akan mengalir menuju kapasitor lalu menuju ke dioda, karena arus cenderung memilih lintasan yang resistansinya lebih kecil, pada dioda terdapat tegangan kerja, apabila tegangan kerja terpenuhi dan dioda sudah dalam keadaan forward bias, maka arus dapat mengalir melewati dioda dan kembali ke sumber dan begitu seterusnya. Pada saat ini kapasitor akan dalam keadaan charging. Dengan menggunakan KVL maka nantinya akan didapatkan bahwa Vout = Vth.

Kemudian saat tegangan yang masuk berpolaritas negatif, maka arus akan mengalir menuju dioda. Namun karna dioda dalam keadaan reverse bias, maka arus tidak dapat mengalir dan akan menuju ke resistor lalu ke kapasitor dan kapasitor dalam keadaan discharge, lalu kembali ke sumber. Dengan menggunakan KVL maka didapatkan Vout = -2Vin +Vth. Dengan input yang simetris, atau +V dan -V yang sama, dihasilkan output dimana polaritas (-) lebih besar.

5. Link Download [back]

File HTML - Download

File Simulasi Rangkaian - Download

Video Tutorial - Download