1. Tujuan [back]
- Memahami macam – macam aplikasi penggunaan rangkaian
flip - flop
- Mengetahui bentuk rangkaian aplikasi flip - flop
- Mengetahui bentuk rangkaian aplikasi flip - flop
2. Alat dan Bahan [back]
- Gerbang Logika AND
- Gerbang Logika NAND
- Clock
- DT Flip-Flop
- Resistor
- Switch
- Logic state
- Logic probe
3. Dasar Teori [back]
- Gerbang Logika NAND
- Clock
Clock merupakan sinyal listrik yang berupa suatu
denyutan dan berfungsi untuk mengkoordinasikan atau mengsinkronisasikan setiap
aksi2x atau proses2x yg dilakukan oleh setiap komponen didalam perangkat
elektronika.
- JK Flip – Flop
Data flip-flop merupakan pengemangan dari RS flip-flop, pada D flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi. Data flip-flop sering juga disebut dengan istilah D-FF sehingga lebih mudah dalampenyebutannya. Data flip-flop merupakan dasar dari rangkaian utama sebuah memori penyimpan data digital. Input atau masukan pada RS flip-flop adalah 2 buah yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi sehingga pada Data flip-flop menjadi 1 buah input saja yaitu input atau masukan D (data) saja. Model modifikasi RS flip-flopmenjadi D flip-flop adalah dengan penambahan gerbang NOT (Inverter) dari input S ke input R pada RS flip-flop seperti telihat pada gambar dasar D flip-flop berikut.
Pada gambar diatas input Set (S) dihubungkan ke input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan baru yang diberi nama input Data (D). Dengan kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control berupa enable/clock seperti ditunjukan pada gambar berikut.
Prinsip kerja dari rangkaian Data flip-flop dengan clock diatas adalahsebagai berikut. Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”. Kemudian Pada saat input Clock berlogika rendah maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit. Untuk lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.
Pada gambar diatas input Set (S) dihubungkan ke input Reset (R) pada RS flip-flop menggunakan sebuah inverter sehingga terbentuk input atau masukan baru yang diberi nama input Data (D). Dengan kondisi tersebut maka RS flip-flop berubah menjadi Data Flip-Flop (D-FF). Pada perkembanganya D flip flop ini ditambahkan dengan input atau masukan control berupa enable/clock seperti ditunjukan pada gambar berikut.
Prinsip kerja dari rangkaian Data flip-flop dengan clock diatas adalahsebagai berikut. Apabila input clock berlogika 1 “High” maka input pada jalur data akan di teruskan ke rangkaian RS flip flop, dimana pada saat input jalur Data 1 “High” maka kondisi tersebut adalah Set Q menjadi 1 “High” dan pada saat jalur Data diberikan input 0 “Low” maka kondisi yang terjadi adala Reset Q menjadi 0 “Low”. Kemudian Pada saat input Clock berlogika rendah maka data output pada jalur Q akan ditahan (memori 1 bit) walaupun logika pada jalur input Data berubah. Kondisi inilah yang disebut sebagai dasar dari memor 1 bit. Untuk lebih jelasnya dapat dilihat pada tabel Data flip-flop berikut.
- Switch
Saklar atau dalam bahasa Inggris disebut Switch adalah
salah satu komponen yang penting dalam setiap rangkaian atau perangkat
elektronik.
- Logic state
Untuk memberikan input 1 atau 0 pada rangkaian
- Logic Probe
Untuk menampilkan hasil dari rangkaian
MATERI APLIKASI FLIP - FLOP
Flip-flop digunakan dalam berbagai rangkaian aplikasi,
yang paling umum adalah rangkaian pembagian dan penghitungan frekuensi dan rangkaian
penyimpanan dan transfer data. Aplikasi lain dari flip – flop termasuk
kegunaannya sebagai switch debouncing, dimana bahkan sebuah flip – flop
unclocked (seperti gerbang NAND atau
NOR) bisa digunakan, untuk sinkronisasi dan asinkronisasi input dengan input
clock dan untuk mengidentifikasi input tepian sinkronisasi.
- Switch Debouncing
Berhubungan dengan fenomena switch bounce, saklra
mekanik tidak bisa digunakan untuk memproduksi transisi tegangan.
Ketika saklar dipindahkan dari posisi 1 ke posisi 2,
yang diharapkan pada output adalah transisi tegangan bersih dari 0 ke +V volt
Yang terjadi sebenarnya adalah
+Volt untuk sekian milisekon terjadi bounce sebelum
kembali stabil pada +V Volt. Ketika ia berpindah dari posisi 2 ke posisi 1,
akan ada beberapa transisi sebelum kembali ke angka 0 V. Meskipun hal ini
terjadi dalam beberapa milisekon, tidak bisa digunakan dalah banyak rangkaian
aplikasi digital.
- Sinkronisasi Flip Flop
Pertimbangkan situasi di mana input clock tertentu,
yang bekerja dengan berbagai sinkron input, harus diberi gerbang dengan pulsa
gerbang yang dihasilkan secara tidak sinkron, seperti yang ditunjukkan pada
Output dalam hal ini memiliki pulsa clock di satu atau
kedua ujungnya memendek pada bagian lebar, seperti yang ditunjukkan pada diatas.
Masalah ini dapat diatasi dan operasi gating disinkronkan dengan bantuan
flip-flop, seperti ditunjukkan pada
- Mendeteksi Urutan Pada Tepian Flip – Flop
Switch Debouncing
Rangkaian 1
1. Susun rangkaian seperti gambar
2. Setelah itu tekan Run
Prinsip Kerja:
Pada saat switch terhubung ke sumber DC maka akan ada arus yang mengalir karna ada beda tegangan antara sumber DC dan ground, saat switch terhubung ke ground tidak ada arus yang mengalir karena tidak ada beda potensial dikarenakan kedua-duanya terhubung ke ground dengan V=0 . Ketika saklar dipindahkan dari posisi 1 ke posisi 2, yang diharapkan pada output adalah transisi tegangan bersih dari 0 ke +V volt. Yang terjadi sebenarnya adalah +Volt untuk sekian milisekon terjadi bounce sebelum kembali stabil pada +V Volt. Ketika ia berpindah dari posisi 2 ke posisi 1, akan ada beberapa transisi sebelum kembali ke angka 0 V.
Rangkaian 2
1. Susun rangkaian seperti pada gambar
2.Setelah itu tekan Run
Saat saklar berada di posisi 1, maka arus yang berasal dari Vcc R1 akan mengalir langsung ke ground. Sehingga logika yang masuk ke U1 NAND adalah '0' karena arus yang masuk ke gate NAND sangat kecil. Dalam keadaan awal logika di kaki 2 U1 berlogika '0' maka output dari gerbang NAND adalah '1'. Output U1 yang berlogika '1' masuk ke kaki U2 sementara itu dari Vcc 2 akan muncul tegangan masuk ke R2 kemudian menuju ke gerbang NAND U2 maka bernilai logika '1' sehingga output dari gerbang NAND adalah '0' yang kemudian masuk lagi ke gerbang NAND U1 dan seterusnya. Output dari U1 yang berlogika '1' menghasilkan arus sehingga menghidupkan LED.
Saat saklar berada di posisi 2, maka arus yang berasal dari Vcc R2 akan mengalir langsung ke ground. Sehingga logika yang masuk ke U2 NAND adalah '0' karena arus yang masuk ke gate NAND sangat kecil. Dalam keadaan awal logika di kaki 2 U1 berlogika '1' maka output dari gerbang NAND adalah '0'. Output U1 yang berlogika '0' masuk ke kaki gerbang NAND U2 sehingga outputnya bernilai logika '1' , output dari gerbang NAND yang berlogika '1' yang kemudian masuk lagi ke gerbang NAND U1 dan seterusnya. Output dari U1 yang berlogika '0' tidak menghasilkan arus sehingga LED mati.
Flip-Flop Sychronization
Rangkaian 3:
1. Susun rangkaian seperti pada gambar
2. Setelah itu tekan Run
Prinsip Kerja:
Saat logika input 0, maka logika 0 masuk ke gerbang AND. Sesuai karakteristik gerbang AND, apabila input salah satu kaki adalah 0 maka outputnya akan selalu 0. Namun apabila input diganti jadi logika 1 maka output akan berubah mengikuti logika clock.
Rangkaian 4
1. Susun rangkaian seperti pada gambar
2. Setelah itu tekan Run
Prinsip Kerja:
Pada saat input diberikan 0, dan kemudian logika 0 tersebut masuk ke D Flip Flop. Sesuai dengan karakteristik D flip - flop saat input di D adalah 0 maka outputnya juga 0 sehingga saat masuk ke gerbang logika AND sesuai dengan karakteristik gerbang AND juga akan mneghasilkan logika 0. Saat input berlogika 1, maka sesuai karakteristik D flip-flop, apabila clock nya berlogika 1 kemudian diinverter sehingga berlogika 0 maka outputnya adalah 1 dan menahan pada kondisi Q terakhir, logika tersebut kemudian masuk ke gerbang AND. karena kedua input berlogika 1 maka outputnya adalah 1. Namun saat clock berlogika 0 dan input berlogika 1, Output 0 akan diinverter sehingga menghasilkan logika 1 dalam keadaan set, logika 1 kemudian masuk ke gerbang AND bersamaan dengan input berlogika 0 dari clock sehingga saat masuk ke gerbang AND menghasilkan output berlogika 0. Maka pada saat input diberi logika 1, logika output dari rangkaian mengikuti logika clock
Detecting Sequennces of Edges
1. Susun rangkaian seperti pada gambar
2. Setelah itu tekan Run
Saat input berlogika 0, maka logika 0 akan masuk ke D flip-flop. sesuai karakteristiknya saat logika clock juga 0 maka logika input tidak akan memperngaruhi output sehingga dihasilkan output pada Q adalah 0, dan saat logika di clock adalah 1 maka sesuai karakteristik D flip-flop output pada Q akan berlogika 0 juga. Namun saat input diberikan berlogika 1, apabila clock berlogika 1 maka output Q juga akan berlogika 1, apabila clock berlogika 0 maka ia akan mempertahankan kondisi Q yang terakhir dan akan menghasilkan logika 1.
5. Video [back]
Tutorial Rangkaian 1
Tutorial Rangkaian 2
Tutorial Rangkaian 3
Tutorial Rangkaian 4
Tutorial Ranngkaian 5
6. Link Download [back]
Datasheet IC 7400 AND - Download
Datasheet IC 7408 NAND - Download
Datasheet D Flip-Flop - Download
Materi - Download
File Html - Download
File Simulasi Rangkaian 1- Download
File Simulasi Rangkaian 2 - Download
File Simulasi Rangkaian 3 - Download
File Simulasi Rangkaian 4 - Download
File Simulasi Rangkaian 5 - Download
Video Rangkaian Simulasi 1 - Download
Video Rangkaian Simulasi 2 - Download
Video Rangkaian Simulasi 3 - Download
Video Rangkaian Simulasi 4 - Download
Video Rangkaian Simulasi 5 - Download
Multiple Choice - Download
7. Multiple Choice [back]
1. Gambar berikut menunjukkan 2 buah gelombang pulsa, dengan gelombang A leading
terhadap gelombang B, seperi pada gambar
D flip-flop yang dipicu oleh tepi positif, seperti yang ditunjukkan pada Gambar 10.53 (a), dapat
digunakan untuk tujuan tersebut. Bentuk gelombang A diterapkan pada input D, dan bentuk
gelombang B diterapkan pada input clock. Jika kita periksa dua bentuk gelombang, kita akan
menemukan bahwa, pada setiap kemunculan ujung terdepan dari bentuk gelombang B,
gelombang A dalam keadaan logika '1'. Dengan demikian, output Q dalam hal ini akan selalu
dalam logika '1'. Yang manakah bentuk rangkaian flip-flop yang cocok digunakan untuk
mendeteksi kondisi ini?
a.
b.
c.
d.
Jawaban: a
'1' meskipun input yang diberikan pada clock berubah - ubah.
2. Dengan menukar koneksi bentuk gelombang A dan B ,output Q akan berada dalam keadaan
logika '0' selama bentuk gelombang A mendahului phasa bentuk gelombang B. Dalam hal ini,
pada setiap kemunculan edge leading dari waveform A (input clock), waveform B (input D)
berada dalam keadaan logika ‘0’.
Manakah rangkaian flip-flop yang cocok untuk menggambarkan kondisi ini?
a.
b.
c.
d.
e. Tidak terdeteksi
Solusi:
b.
Dapat disimpulkan bahwa apapun input yang diberikan oleh clock, selama logika input yang
diterima D adalah '0' maka output pada Q akan tetap '0'.
3.Apabila rangkaian tersebut disusun sebagai berikut
Apakah logika output yang akan dihasilkan Q dan Q komplemen apabila Input D berlogika ‘0’
dan Clock berlogika ‘0’?
a. Q berlogika ‘1’ dan Q komplemen berlogika ‘1’
b. Q berlogika ‘1’ dan Q komplemen berlogika ‘0’
c. Q berlogika ‘0’ dan Q komplemen berlogika ‘1’
d. Q berlogika ‘0’ dan Q komplemen berlogika ‘0’
e. Tidak terjadi perubahan
Jawaban: c.
Dapat dilihat bahwa clock tidak mempengaruhi output sehingga output tetap pada logika Q ‘0’ dan Q
komplemen ‘1’
