Tuesday, 28 January 2020

7.4 Adder-Subtractor





1. Tujuan [back]
-Mengetahui fungsi rangkaian adder-subtractor
-Mengetahui bentuk rangkaian adder-subtractor
-Mengetahui prinsip kerja rangkaian adder-subtractor

2. Alat dan Bahan [back]
  • Gerbang Logika AND
  • Gerbang Logika XOR
  • Gerbang Logika OR
  • Logic state
  • Logic probe

3. Dasar Teori [back]
Gerbang Logika AND

 Apabila semua / salah satu input merupakan bilangan biner (berlogika) 0, maka output akan menjadi 0. Sedangkan jika semua input adalah bilangan biner (berlogika) 1, maka output akan berlogika 1.

Gerbang Logika XOR


Apabila input berbeda (contoh : input A=1, input B=0) maka output akan berlogika 1. Sedangkan jika input adalah sama, maka output akan berlogika 0.

Gerbang logika OR



Apabila semua / salah satu input merupakan bilangan biner (berlogika) 1, maka output akan menjadi 1. Sedangkan jika semua input adalah bilangan biner (berlogika) 0, maka output akan berlogika 0.



MATERI 7.4 ADDER SUBTRACTOR
Pengurangan dua angka biner dapat dilakukan dengan menambahkan 2 komplemen dari subtrahend
ke minuend dan mengabaikan carry terakhir, jika ada. Jika bit MSB dalam hasil penambahan adalah '0', maka hasil penambahan adalah jawaban yang benar. Jika bit MSB adalah '1', ini berarti bahwa
jawabannya memiliki tanda negatif. Besarnya sebenarnya dalam hal ini diberikan oleh 2 komplemen dari hasil tambahan.
Full Adder dapat digunakan untuk melakukan pengurangan asalkan kita memiliki perangkat keras tambahan yang diperlukan untuk menghasilkan pelengkap 2 dari subtrahend dan mengabaikan carry atau overflow akhir.
Gambar 7.19
menunjukkan satu pengaturan perangkat keras tersebut. Melihat diagram dengan cermat akan mengungkapkan bahwa itu adalah pengaturan perangkat keras untuk penambah biner empat bit, dengan pengecualian bahwa bit dari salah satu angka biner diumpankan inverter yang dikendalikan. Input kontrol di sini disebut sebagai input SUB. Saat input SUB masuk keadaan logika ‘0’, empat bit dari angka biner (B3 B2 B1 B0 diteruskan seperti itu ke input B dari Full Address yang sesuai. Output dari full adders dalam hal ini memberikan hasil penambahan dua angka. Ketika input SUB dalam keadaan logika '1', empat bit dari salah satu angka, (B3 B2 B1 B0 in kasus ini, dapatkan pelengkap. Jika '1' yang sama juga diumpankan ke CARRY-IN dari penambah penuh LSB, apa yang akhirnya kami capai adalah penambahan komplemen 2 dan bukan komplemen 1. Jadi, di penambah
pengaturan Gambar 7.19, kami pada dasarnya menambahkan 2 komplemen dari (B3 B2 B1 B0 ke (A3 A2 A1 A0. Output dari full adders dalam hal ini memberikan hasil pengurangan dua angka. Pengaturan ditampilkan mencapai A − B. Carry terakhir (CARRY-OUT dari penambah lengkap MSB) diabaikan jika tidak ditampilkan. Untuk mengimplementasikan delapan-bit adder-subtractor, kita akan membutuhkan delapan adders penuh dan delapan input dua Gerbang EX-OR. Empat-bit full adders dan quad dua-input gerbang EX-OR tersedia secara terpisah bentuk sirkuit terintegrasi. Adder empat-bit yang biasa digunakan dalam keluarga TTL adalah nomor jenis 7483. Juga, ketik nomor 7486 adalah gerbang dua input EX-OR quad dalam keluarga TTL. Gambar 7.20 menunjukkan a sirkuit biner adder-subtractor empat-bit diimplementasikan dengan 7483 dan 7486. Dua masing-masing 7483 dan 7486 dapat digunakan untuk membangun sirkuit penambah-pengurang delapan bit.

Untuk rangkaian Full adder yang digunakan pada rangkaian berlaku rumus:

                                 
4. Percobaan [back]
1. Susun rangkaian seperti pada gambar


        
     3.Setelah itu tekan play dan Otomatis
Saat dilakukan Adder
Prinsip Kerja:
Apabila pada M berlogika 0 maka akan dilakukan Adder. Masuukan input biner yang ingin dijumlahkan sesuai susunan A1A2A3A4, dan B1B2B3B4. Sebagai contoh apabila dimasukkan penjumlahan 5+3 maka masukkan biner 5 yaitu 1010 ke A1A2A3A4. dan masukkan biner 3 yaitu 1100 ke B1B2B3B4. Blok 1 yaitu dengan B1 logika '1' dan M logika '0' , masuk ke X0R U14 dan menghasilkan output '1' kemudian masuk ke X0R U1:A dengan logika '1' dari A1 sehingga menghasilkan output '0'. M dengan logika '0' masuk ke U2 AND lalu ke X0R U1:B dengan output dari X0R U1:A berlogika '0' sehingga outputnya adalah '0'. Output dari XOR U1:A berlogika '0' masuk ke U2 AND bersama dengan input dari M  berlogika '0' sehingga outputnya '0'. Input dari A1 masuk ke U3 AND berlogika '1' sehingga outputnya '1'. Ouput U3 AND berlogika '1' masuk ke gerbang U4:A OR dengan output dari U2 AND berlogika '0' menghasilkan output '1' yang kemudian dibawa ke rangkaian Full Adder selanjutnya sebagai carrier. 

Pada blok 2 yaitu dengan B2 logika '1' dan M logika '0' , masuk ke X0R U5:B dan menghasilkan output '1' kemudian masuk ke X0R U1:D dengan logika '0' dari A2 sehingga menghasilkan output '1'. Carrier dengan logika '1' masuk ke U7 AND lalu ke X0R U5:A dengan output dari X0R U1:D berlogika '1' sehingga outputnya adalah '0'. Output dari XOR U1:D berlogika '1' masuk ke U6 AND bersama dengan input dari carrier  berlogika '1' sehingga outputnya '1'. Input dari A2 masuk ke U7 AND berlogika '0' sehingga outputnya '0'. Output U7 AND berlogika '0' masuk ke gerbang U8:A OR dengan output dari U6 AND berlogika '1' menghasilkan output '1'yang kemudian dibawa ke rangkaian Full Adder selanjutnya sebagai carrier. 

Pada blok 3 yaitu dengan logika B3 '0' dan M logika '0' , masuk ke X0R U11:A dan menghasilkan output '0' kemudian masuk ke X0R U5:C dengan logika '1' dari A3 sehingga menghasilkan output '1'. Carrier dengan logika '1' masuk ke U9 AND lalu ke X0R U5:D dengan output dari X0R U5:C berlogika '1' sehingga outputnya adalah '0'. Output dari XOR U5:C berlogika '1' masuk ke U9 AND bersama dengan input dari carrier  berlogika '1' sehingga outputnya '1'. Input dari A3 masuk ke U10 AND berlogika '1' sehingga outputnya '1'. Output U9 AND berlogika '1' masuk ke gerbang U8:B OR dengan output dari U10 AND berlogika '1' menghasilkan output '1' yang kemudian dibawa ke rangkaian Full Adder selanjutnya sebagai carrier. 

Pada blok 4 yaitu dengan logika B4 '0' dan M logika '0' , masuk ke X0R U11:D dan menghasilkan output '0' kemudian masuk ke X0R U11:B dengan logika '0' dari A4 sehingga menghasilkan output '0'. Carrier dengan logika '1' masuk ke U12 AND lalu ke X0R U11:C dengan output dari X0R U11:B berlogika '0' sehingga outputnya adalah '1'. Output dari XOR U11:B berlogika '0' masuk ke U12 AND bersama dengan input dari carrier  berlogika '1' sehingga outputnya '0'. Input dari A4 masuk ke U13 AND berlogika '0' sehingga outputnya '0'. Output U13 AND berlogika '0' masuk ke gerbang U8:C OR dengan output dari U12 AND berlogika '0' menghasilkan output '0'.

Dari logic probe kita peroleh angka biner 1000 yang berarti 8. Yyang merupakan hasil penjumlahan dari 5+3.
  
Prinsip Kerja :
Apabila pada M berlogika 1 maka akan dilakukan Subtractor. Masukkan input biner yang ingin dikurangkan sesuai susunan A1A2A3A4, dan B1B2B3B4. Sebagai contoh apabila dimasukkan penjumlahan 5-3 maka masukkan biner 5 yaitu 1010 ke A1A2A3A4. dan masukkan biner 3 yaitu 1100 ke B1B2B3B4. Blok 1 yaitu dengan logika B1 '1' dan M logika '1' , masuk ke X0R U14 dan menghasilkan output '0' kemudian masuk ke X0R U1:A dengan logika '1' dari A1 sehingga menghasilkan output '1'.  M dengan logika '1' masuk ke U2 AND lalu ke X0R U1:B dengan output dari X0R U1:A berlogika '1' sehingga outputnya adalah '0'. Output dari XOR U1:A berlogika '1' masuk ke U2 AND bersama dengan input dari M  berlogika '1' sehingga outputnya '1'. Input dari A1 masuk ke U3 AND berlogika '1' sehingga outputnya '1'. Ouput U3 AND berlogika '1' masuk ke gerbang U4:A OR dengan output dari U2 AND berlogika '1' menghasilkan output '1' yang kemudian dibawa ke rangkaian Full Adder selanjutnya sebagai carrier. 

Pada blok 2 yaitu dengan logika B2 '1' dan M logika '1' , masuk ke X0R U5:B dan menghasilkan output '0' kemudian masuk ke X0R U1:D dengan logika '0' dari A2 sehingga menghasilkan output '0'. Carrier dengan logika '1' masuk ke U7 AND lalu ke X0R U5:A dengan output dari X0R U1:D berlogika '0' sehingga outputnya adalah '1'. Output dari XOR U1:D berlogika '0' masuk ke U6 AND bersama dengan input dari carrier  berlogika '1' sehingga outputnya '0'. Input dari A2 masuk ke U7 AND berlogika '1' sehingga outputnya '1'. Output U7 AND berlogika '1' masuk ke gerbang U8:A OR dengan output dari U6 AND berlogika '1' menghasilkan output '1'yang kemudian dibawa ke rangkaian Full Adder selanjutnya sebagai carrier. 

Pada blok 3 yaitu dengan logika B3 '0' dan M logika '1' , masuk ke X0R U11:A dan menghasilkan output '1' kemudian masuk ke X0R U5:C dengan logika '1' dari A3 sehingga menghasilkan output '0'. Carrier dengan logika '0' masuk ke U9 AND lalu ke X0R U5:D dengan output dari X0R U5:C berlogika '0' sehingga outputnya adalah '0'. Output dari XOR U5:C berlogika '0' masuk ke U9 AND bersama dengan input dari carrier  berlogika '0' sehingga outputnya '0'. Input dari A3 masuk ke U10 AND berlogika '1' sehingga outputnya '1'. Output U9 AND berlogika '0' masuk ke gerbang U8:B OR dengan output dari U10 AND berlogika '1' menghasilkan output '1' yang kemudian dibawa ke rangkaian Full Adder selanjutnya sebagai carrier. 

Pada blok 4 yaitu dengan logika B4 '0' dan M logika '1' , masuk ke X0R U11:D dan menghasilkan output '1' kemudian masuk ke X0R U11:B dengan logika '0' dari A4 sehingga menghasilkan output '1'. Carrier dengan logika '1' masuk ke U12 AND lalu ke X0R U11:C dengan output dari X0R U11:B berlogika '1' sehingga outputnya adalah '0'. Output dari XOR U11:B berlogika '1' masuk ke U12 AND bersama dengan input dari carrier  berlogika '1' sehingga outputnya '1'. Input dari A4 masuk ke U13 AND berlogika '0' sehingga outputnya '0'. Output U13 AND berlogika '0' masuk ke gerbang U8:C OR dengan output dari U12 AND berlogika '1' menghasilkan output '1'.

Dari logic probe kita peroleh angka biner 0010 yang berarti 2. Yang merupakan hasil pengurangan dari 5-3.

5. Video [back]




6. Link Download [back]
Materi - Download
Datasheet OR 4702 - Download
Datasheet AND 7408 - Download
Datasheet XOR - Download
File Html - Download
File Rangkaian - Download
Video Tutorial - Download
at No comments: